El objetivo principal del Proyecto de Fin de Carrera era el diseño, implementación y verificación de un elemento de conmutación para una arquitectura Network-on-Chip (NoC), capaz de proporcionar garantías de calidad de servicio. Esto permitiría conectar a la red núcleos IPs genéricos con requisitos de tiempo real, al tiempo que permitiría el diseño de los mismos de manera independiente, ya que el uso que éstos hagan de los servicios garantizados no se vería afectado por otros núcleos IPs o por la propia interconexión.

   Sin embargo, el proporcionar calidad de servicio presenta, en principio, el grave inconveniente de tener que reservar una cantidad de recursos tales que permitan cumplir con las restricciones impuestas, incluso bajo las condiciones dadas por el peor caso posible. Por este motivo, se decidió que el elemento de conmutación también proporcionaría servicios best-effort, de manera que se hiciese uso efectivo del ancho de banda sobrante.

   La implementación final del sistema se realizó en el lenguaje de descripción hardware VERILOG a nivel RTL, con el fin de asegurar que el diseño final fuese completamente sintetizable. Como paso previo a la síntesis de la arquitectura, se realizó un entorno de verificación que permitió verificar y refinar el diseño. Finalmente, se concluyó con la realización de un prototipo de bajo coste basado en una FPGA, que permitiría en un futuro caracterizar sus prestaciones reales.

Descargar la memoria en formato PDF (Portable Document Format) Contraseña para abrir el documento: jmrivero.net